• <xmp id="qkuku">
    <xmp id="qkuku"><menu id="qkuku"></menu><menu id="qkuku"></menu>
  • <menu id="qkuku"><tt id="qkuku"></tt></menu>

    新聞中心

    EEPW首頁 > EDA/PCB > 業界動態 > 性能提高44%,三星計劃2納米制程加入背后供電技術

    性能提高44%,三星計劃2納米制程加入背后供電技術

    作者:時間:2022-10-19來源:TechNews科技新報收藏

    在與臺積電的競爭之路上,可謂頻繁出招。除了3納米導入全新GAAFET全環繞柵極電晶體架構,已成功量產,照半導體藍圖分析,2025年大規模量產,更先進1.4納米預定2027年量產。

    本文引用地址:http://www.leagueofendgamers.com/article/202210/439312.htm

    韓國媒體The Elec報導,計劃使用背面供電網絡(BSPDN)技術用于芯片。研究員Park Byung-jae在日前舉行的三星技術論壇SEDEX 2022介紹BSPDN細節。從過去高K金屬柵極技術到FinFET,接著邁向MBCFET,再到BSPDN,FinFET仍是半導體制程最主流技術,之前稱為3D電晶體,是10納米等級制程關鍵,三星已轉向發展下一代GAAFET。

    三星未來將借由小芯片設計架構,不再采用單個芯片應用同節點制程技術,可連接不同代工廠、不同節點制程各種芯片模組,也稱為3D-SOC。BSPDN可解釋成小芯片設計演變,原本將邏輯電路和存儲器模組整合的現有方案,改成正面具備邏輯運算功能,背面供電或訊號傳遞。

    值得一提的是,BSPDN并不是首次出現,這一概念于2019年在IMEC研討會就出現過,到2021年IEDM論文又再次引用。制程應用BSPDN后,經后端整合設計和邏輯最佳化,可解決FSPDN的前端布線壅塞問題,性能提高44%,功率效率提高30%。



    評論


    相關推薦

    技術專區

    關閉
    少妇两个大乳喂老头吃
  • <xmp id="qkuku">
    <xmp id="qkuku"><menu id="qkuku"></menu><menu id="qkuku"></menu>
  • <menu id="qkuku"><tt id="qkuku"></tt></menu>